Ruprecht-Karls-Universitaet Heidelberg
Deutsch

VLSI-Design

Benotetes Design Projekt

Anstelle einer Klausur soll das vollständige Design einer 'kleinen' Schaltung entworfen werden, also Schematics, (Mixed Mode) Simulationen und Layout. Die diesjährige Aufgabenstellung ist PDF hier (203.7 KB) beschrieben. Die Abgabe des Berichts muss spätestens bis zum Beginn des Sommersemesters (also bis 10.4.26) erfolgen. Bitte melden Sie sich im HeiCo an, wenn Sie an dieser benoteten Übung teilnehmen wollen. Dies ist aus administrativen Gründen erforderlich. Wenn Sie die Übung am Ende doch nicht abgeben wollen, können Sie sich bis kurz vor der Abgabefrist ohne Konsequenzen wieder abmelden.

Vorlesungsfolien (© Peter Fischer)

Übungen (© Peter Fischer)

Some usefull external links:

Lisp

Diodes, Transistors, Fabrication

Misc:


zum Seitenanfang
© Copyright Heidelberg University. Imprint | Privacy policy